

Universidade Estadual de Feira de Santana
Departamento de Tecnologia
TEC498 – Projeto de Circuitos Digitais
Tutor: Anfranserai Moraes Dias

MÁQUINAS DE ESTADO FINITAS: LINHA DE PRODUÇÃO DE GARRAFAS

Pedro Haywanon S. Araújo Pedro Kruschewsky Lordelo

Resumo

Este trabalho apresenta o desenvolvimento de um sistema digital para o controle de uma linha de produção automatizada de garrafas, baseado no uso de Máquinas de Estados Finitos (MEFs) implementadas em linguagem Verilog e executadas em uma plataforma FPGA. O sistema contempla as etapas de enchimento, vedação, controle de qualidade, rejeição de produtos defeituosos e contagem da produção em dúzias, simulando um processo industrial real.

A arquitetura proposta é composta por duas máquinas de estados principais: uma responsável pelo controle do enchimento das garrafas e outra dedicada ao processo de vedação e inspeção de qualidade. Além disso, o projeto integra módulos auxiliares, tais como gerenciador de rolhas, contadores síncronos, divisor de frequência, circuitos de geração de pulsos de um ciclo de clock e decodificadores para displays de sete segmentos, garantindo sincronização adequada e monitoramento do sistema.

A implementação foi realizada na placa FPGA DE10-Lite, permitindo a validação do funcionamento do sistema tanto em simulação quanto em hardware real. Os resultados obtidos demonstram que a utilização de Máquinas de Estados Finitos proporciona uma solução organizada, modular e confiável para o controle de sistemas digitais aplicados à automação industrial.

Palavras-chave: máquinas de estados finitos; sistemas digitais; FPGA; automação industrial; Verilog.

1 Introdução

A automação industrial tem se consolidado como um elemento essencial para o aumento

da eficiência, padronização e confiabilidade dos processos produtivos. Nesse contexto, sistemas digitais baseados em Máquinas de Estados Finitos (MEFs) desempenham um papel fundamental no controle sequencial de operações, sendo amplamente empregados em linhas de produção automatizadas.

Este trabalho apresenta o desenvolvimento de um sistema digital para o controle de uma linha de produção de garrafas, implementado em linguagem Verilog e executado em uma plataforma FPGA. O sistema simula um ambiente industrial real, contemplando as etapas de enchimento, vedação, controle de qualidade, rejeição de produtos defeituosos e contagem da produção em dúzias.

A solução proposta foi estruturada de forma modular, utilizando duas Máquinas de Estados Finitos principais responsáveis pelo controle do enchimento e da vedação das garrafas. Além disso, foram desenvolvidos módulos auxiliares para gerenciamento de rolhas, contadores síncronos, geração de pulsos, divisão de frequência e interface com displays de sete segmentos, garantindo organização, clareza e facilidade de manutenção do projeto.

A implementação foi realizada na placa FPGA DE10-Lite, possibilitando a validação do funcionamento do sistema tanto por meio de simulações quanto por testes em hardware real. Dessa forma, o projeto permite consolidar conceitos fundamentais de sistemas digitais, lógica sequencial e projeto de controle utilizando MEFs, conforme abordado ao longo da disciplina.

2 Fundamentação Teórica

2.1 Sistemas Digitais Síncronos

Sistemas digitais síncronos são aqueles cujo funcionamento é coordenado por um sinal de clock, responsável por sincronizar a atualização dos estados internos dos circuitos sequenciais. Nesse tipo de sistema, as mudanças de estado ocorrem em instantes bem definidos, geralmente na borda de subida ou descida do clock, o que confere previsibilidade e robustez ao projeto. Segundo Tocci, Widmer e Moss (TOCCI; WIDMER; MOSS, 2011).

No projeto desenvolvido, todos os módulos sequenciais — como contadores, registradores e Máquinas de Estados Finitos — operam de forma síncrona, garantindo coerência entre os diferentes subsistemas da linha de produção simulada.

2.2 Máquinas de Estados Finitos

As Máquinas de Estados Finitos (MEFs) são modelos matemáticos utilizados para descrever o comportamento sequencial de sistemas que evoluem entre um número finito de estados, em função de entradas externas e de um estado atual. Uma MEF é definida formalmente por um conjunto de estados, um conjunto de entradas, um conjunto de saídas, uma função de transição de estados e uma função de saída (IDOETA; CAPUANO, 2012).

processos, uma vez que permitem representar de forma clara e organizada sequências operacionais complexas, como aquelas encontradas em linhas de produção industrial.

2.2.1 Máquinas de Moore e Mealy

As MEFs podem ser classificadas, principalmente, em dois tipos: máquinas de Moore e máquinas de Mealy. Em uma máquina de Moore, as saídas dependem exclusivamente do estado atual do sistema, enquanto em uma máquina de Mealy as saídas dependem tanto do estado atual quanto das entradas.

No projeto em questão, as Máquinas de Estados Finitos foram projetadas majoritariamente segundo o modelo de Moore, uma vez que as principais saídas de controle — como acionamento de motores, válvulas e atuadores — estão diretamente associadas aos estados do sistema. Essa escolha simplifica a lógica de controle e aumenta a previsibilidade do comportamento do circuito.

2.3 Registradores e Flip-Flops D

Registradores são conjuntos de flip-flops utilizados para armazenar informações binárias de forma temporária em sistemas digitais. O flip-flop do tipo D é um dos elementos básicos mais utilizados, pois armazena o valor presente em sua entrada na borda ativa do clock.

No sistema desenvolvido, os flip-flops são empregados tanto no armazenamento dos estados das Máquinas de Estados Finitos quanto na implementação de contadores e circuitos auxiliares. O uso de reset assíncrono ativo em nível baixo permite inicializar o sistema em um estado conhecido, garantindo comportamento determinístico após a energização do circuito.

2.4 Contadores

Contadores são circuitos sequenciais capazes de armazenar e atualizar valores numéricos de acordo com pulsos de clock ou eventos específicos. Eles podem ser classificados como síncronos ou assíncronos, ascendentes ou descendentes, e são amplamente utilizados em aplicações de controle e medição (TOCCI; WIDMER; MOSS, 2011).

No projeto apresentado, foram utilizados contadores síncronos para representar a quantidade de garrafas processadas, o número de dúzias completas e o gerenciamento do estoque de rolhas. Esses contadores operam de forma integrada às Máquinas de Estados Finitos, recebendo pulsos de incremento gerados em momentos específicos do processo produtivo.

2.5 Divisão de Frequência

A divisão de frequência é uma técnica utilizada para reduzir a frequência de um sinal de clock, tornando-o adequado à operação de sistemas que não exigem altas velocidades ou que precisam de sinais mais lentos para correta visualização e controle. Essa técnica é frequentemente implementada por meio de flip-flops do tipo T ou contadores binários.

No sistema desenvolvido, um divisor de frequência foi empregado para gerar um clock

mais lento a partir do clock principal da FPGA, permitindo que as transições de estado das Máquinas de Estados Finitos ocorram em uma velocidade visível ao olho humano.

3

2.6 Conversão de Nível para Pulso

Em sistemas digitais síncronos, é comum que determinados sinais de controle permaneçam ativos por mais de um ciclo de clock, caracterizando sinais do tipo nível lógico. No entanto, diversos circuitos, como contadores e máquinas de estados, requerem pulsos de duração controlada

— geralmente de apenas um ciclo de clock — para evitar incrementos múltiplos ou transições indesejadas.

A conversão de sinais de nível para pulsos, conhecida como técnica de *level-to-pulse*, consiste na geração de um pulso unitário sempre que ocorre uma transição específica do sinal de entrada, normalmente a borda de subida. Essa abordagem garante que um evento lógico seja interpretado apenas uma vez pelo circuito receptor.

No projeto desenvolvido, essa funcionalidade é implementada por meio de um módulo dedicado que utiliza um registrador para armazenar o valor anterior do sinal de entrada e compara esse valor com o estado atual. Quando é detectada uma transição de nível baixo para nível alto, é gerado um pulso com duração de exatamente um ciclo de clock.

A utilização desse tipo de circuito é fundamental para o correto funcionamento da arquitetura proposta, uma vez que sinais provenientes das Máquinas de Estados Finitos — como incrementos de contadores, comandos de vedação ou eventos de controle de qualidade — precisam ser convertidos em pulsos únicos antes de serem aplicados aos módulos sequenciais subsequentes. Dessa forma, evita-se a ocorrência de múltiplos acionamentos causados pela permanência do sinal em nível alto.

2.7 Conversão de Binário para BCD

Em sistemas digitais voltados à interação com o usuário, é comum a necessidade de exibir valores numéricos em displays de sete segmentos. Entretanto, os valores gerados internamente pelos circuitos sequenciais — como contadores — estão representados em formato binário puro, o que torna necessária a conversão para o formato BCD (*Binary Coded Decimal*).

O código BCD representa cada dígito decimal por um grupo de quatro bits, permitindo a exibição direta de valores numéricos decimais em dispositivos de visualização. Dessa forma, valores binários utilizados internamente pelo sistema precisam ser convertidos antes de serem enviados aos módulos de decodificação para sete segmentos.

No projeto desenvolvido, um módulo de conversão de binário para BCD é utilizado para transformar os valores provenientes dos contadores — como o número de garrafas processadas ou o total de dúzias completas — em um formato compatível com os displays da placa FPGA. Essa abordagem separa claramente a lógica de processamento da lógica de apresentação, contribuindo para uma arquitetura mais modular e organizada.

A utilização desse tipo de conversão é fundamental para garantir que os dados apresentados ao usuário sejam compreensíveis, sem comprometer a eficiência da lógica

interna do sistema digital.

2.8 FPGA e Linguagem Verilog

Field Programmable Gate Arrays (FPGAs) são dispositivos lógicos programáveis que permitem a implementação de circuitos digitais complexos por meio de linguagens de descrição de hardware, como Verilog ou VHDL.

Neste trabalho, foi utilizada a placa DE10-Lite, que oferece recursos suficientes para a implementação das Máquinas de Estados Finitos, contadores e interfaces de entrada e saída necessários ao projeto. O uso da linguagem Verilog possibilitou a descrição modular do sistema, facilitando a organização, depuração e validação do funcionamento do circuito (Terasic Technologies, 2016).

3 Metodologia

A metodologia adotada neste trabalho baseou-se no desenvolvimento modular e incremental de um sistema digital síncrono, implementado em FPGA, com foco no controle de uma linha de produção automatizada de garrafas. O projeto foi estruturado a partir da definição clara dos subsistemas funcionais, da modelagem comportamental por meio de Máquinas de Estados Finitos (MEFs) e da posterior integração dos módulos desenvolvidos.

Inicialmente, realizou-se a análise detalhada do problema proposto, identificando-se os principais blocos funcionais do sistema, bem como suas interações. A partir dessa análise, o projeto foi dividido em módulos independentes, visando facilitar o desenvolvimento, a depuração e a validação do funcionamento global do sistema.

3.1 Arquitetura Geral do Sistema

O sistema foi projetado de forma totalmente síncrona, utilizando um único sinal de clock para coordenar o funcionamento dos módulos sequenciais. Devido à alta frequência do clock nativo da FPGA, foi implementado um divisor de frequência, responsável por gerar um sinal de clock reduzido, denominado *clkfsm*, utilizado pelas Máquinas de Estados Finitos e pelos demais módulos de controle.

A arquitetura geral do sistema é composta por duas Máquinas de Estados Finitos principais: a FSM1, responsável pelo controle da etapa de enchimento das garrafas, e a FSM2, encarregada da vedação e do controle de qualidade. Além dessas, o sistema conta com módulos auxiliares, como contadores, gerenciador de rolhas, conversores binário-BCD e circuitos de geração de pulsos.

A Figura 1 apresenta o diagrama de blocos do sistema, destacando a interligação entre os principais módulos.




Figura 1 – Diagrama de alto nível do circuito. Fonte: Própria

3.2 Projeto das Máquinas de Estados Finitos

O comportamento do sistema foi modelado por meio de duas Máquinas de Estados Finitos do tipo Moore, uma vez que as saídas de controle estão diretamente associadas aos estados internos das máquinas, garantindo maior previsibilidade e simplicidade na lógica de controle. Para cada FSM, foram definidos:

- Os estados possíveis do sistema;
- As entradas relevantes;
- As saídas associadas a cada estado;
- As condições de transição entre estados.

A FSM1 é responsável pelo controle da esteira, detecção de presença de garrafas e acionamento da válvula de enchimento. Ao término do enchimento de uma garrafa, a FSM1 gera um sinal de conclusão (*FSM1_DONE*), indicando que a garrafa está pronta para a próxima etapa do processo.

A FSM2 atua de forma subsequente, controlando o processo de vedação, o controle de qualidade e a contagem de dúzias produzidas. A ativação da FSM2 ocorre exclusivamente após a conclusão da FSM1, garantindo a correta sincronização entre as etapas do processo produtivo.

3.3 Geração de Pulsos e Sincronização entre FSMs

Esse mecanismo garante que a FSM2 seja acionada apenas uma única vez para cada garrafa processada, assegurando a integridade da sequência operacional do sistema.

TEM GARRAFA: sensor que indica a presença de uma garrafa na posição de enchimento;

- **GARRAFA_CHEIA**: sensor que indica o término do enchimento;
- **ALARME**: sinal proveniente do subsistema de gerenciamento de rolhas, indicando a ausência de rolhas no dispensador;
- **LIMPA_SUJEIRA**: comando manual utilizado para resetar a indicação de esteira suja.

As saídas geradas pela FSM1 são:

- **MOTOR**: aciona o motor da esteira transportadora;
- **EV** : controla a válvula de enchimento;
- **FSM1_DONE**: sinal que indica a conclusão do processo de enchimento de uma garrafa; • **LED_ALARME**: sinalização visual de condição de alarme;
- **ESTEIRA_SUJA**: indicação de que o processo foi iniciado com uma garrafa presente na esteira.

4.1.2 Estados da FSM1

A FSM1 é composta por três estados principais:

- **IDLE**: estado inicial do sistema, no qual a esteira permanece parada e aguarda o comando de início do operador;
- **GARRAFA**: estado no qual a esteira é acionada, aguardando a detecção de uma garrafa na posição correta;
- **ENCHENDO**: estado responsável pelo acionamento da válvula de enchimento, mantendo-a ativa até que o sensor de garrafa cheia seja acionado.

4.1.3 Diagrama de Estados

O comportamento da FSM1 pode ser representado graficamente por meio de um diagrama de estados, no qual são apresentadas todas as transições possíveis entre os estados, bem como as condições associadas a cada transição.

A Figura 2 apresenta o diagrama de estados da FSM1.




Figura 2 – Diagrama de estados da FSM1. Fonte: própria.

4.1.4 Funcionamento da FSM1

Quando o sistema se encontra no estado *IDLE*, a FSM1 aguarda o acionamento do botão de início pelo operador. Uma vez iniciado o processo, a máquina transita para o estado *GARRAFA*, acionando o motor da esteira até que uma garrafa seja detectada pelo sensor correspondente.

Ao identificar a presença da garrafa, a FSM1 avança para o estado *ENCHENDO*, no qual a válvula de enchimento é acionada. Esse estado é mantido até que o sensor indique que a garrafa está cheia.

Durante qualquer etapa do processo, a ocorrência de um sinal de alarme força a FSM1 a retornar ao estado *IDLE*. Além disso, caso o operador interrompa o funcionamento fora do estado inicial, a sinalização de *ESTEIRA_SUJA* é ativada.

4.1.5 Sinalização de Conclusão do Enchimento

Ao término do enchimento de cada garrafa, a FSM1 gera o sinal *FSM1_DONE*, indicando a conclusão dessa etapa do processo. Esse sinal é posteriormente convertido em um pulso de

Finitos, assegurando que cada garrafa processada na etapa de enchimento seja encaminhada exatamente uma vez para a etapa de vedação e controle de qualidade.

4.2 FSM2 – Vedação e Controle de Qualidade

A segunda Máquina de Estados Finitos do sistema, denominada FSM2, é responsável pela etapa subsequente do processo produtivo, envolvendo a vedação das garrafas, o controle de qualidade e a contagem da produção. Essa máquina somente é ativada após a conclusão do processo de enchimento, garantindo a correta sequência operacional da linha de produção.

Assim como a FSM1, a FSM2 foi projetada segundo o modelo de Moore, de modo que suas saídas dependem exclusivamente do estado atual da máquina.

4.2.1 Entradas e Saídas da FSM2

A FSM2 recebe sinais provenientes da FSM1 e de sensores associados ao processo de vedação e controle de qualidade. As principais entradas da máquina são:

- *START_VED*: sinal de habilitação gerado a partir da conclusão da FSM1;
- *ALARME*: sinal que indica condição de erro, como a ausência de rolhas;
- *GARRAFA_VEDADA*: sensor que indica o término do processo de vedação;
- *CQ_OK*: sinal indicando aprovação no controle de qualidade;
- *CQ_NOK*: sinal indicando reprovação no controle de qualidade.

As saídas geradas pela FSM2 são:

- *VE*: aciona o mecanismo responsável pela vedação da garrafa;
- *DEC_ROLHA*: decrementa o contador de rolhas disponíveis;
- *REJEITA_GARRAFA*: aciona o mecanismo de descarte de garrafas rejeitadas;
- *INC_DUZIA*: incrementa o contador de dúzias produzidas;
- *DONE_FSM2_HOLD*: sinal que indica a conclusão do ciclo de operação da FSM2.

4.2.2 Estados da FSM2

A FSM2 é composta por três estados principais:

- **IDLE**: estado inicial, no qual a máquina aguarda o sinal de habilitação proveniente da FSM1;
- **VEDACAO**: estado responsável pelo acionamento do mecanismo de inserção da

- **QUALIDADE:** estado no qual é realizado o controle de qualidade da garrafa, bem como a geração dos sinais de contagem e finalização do ciclo.

4.2.3 Diagrama de Estados

O diagrama de estados da FSM2 apresenta as transições possíveis entre os estados, bem como as condições associadas a cada transição.

A Figura 3 apresenta o diagrama de estados da FSM2.




Figura 3 – Diagrama de estados da FSM2. Fonte: própria.

4.2.4 Funcionamento da FSM2

Quando a FSM2 se encontra no estado *IDLE*, ela permanece aguardando o pulso de habilitação proveniente da FSM1. Ao receber esse pulso, a máquina transita para o estado *VEDACAO*, acionando o mecanismo responsável pela vedação da garrafa.

Após a confirmação do término da vedação, a FSM2 avança para o estado *QUALIDADE*. Nesse estado, é realizado o controle de qualidade da garrafa. Caso a garrafa seja aprovada, são gerados os pulsos responsáveis pelo incremento dos contadores de produção. Caso contrário, o sinal de rejeição é acionado, indicando que a garrafa não atende aos critérios estabelecidos.

Ao final desse estado, a FSM2 ativa o sinal *DONE_FSM2_HOLD* e retorna ao estado *IDLE*, ficando pronta para o próximo ciclo de operação.

4.3 Módulo Level to Pulse (*pulso_1clk*)

Durante o desenvolvimento do sistema, foi identificada a necessidade de transformar sinais de controle mantidos em nível lógico por mais de um ciclo de clock em pulsos de duração única. No projeto, o principal uso do módulo *pulso_1clk* ocorre na interface entre a FSM1 e a FSM2. O sinal *FSM1_DONE*, gerado ao final do enchimento de cada garrafa, permanece ativo enquanto a FSM1 se encontra em determinado estado. Caso esse sinal fosse aplicado diretamente à FSM2, poderia ocorrer mais de uma ativação para a mesma garrafa.

Para resolver esse problema, o módulo *pulso_1clk* gera um pulso ativo por apenas um ciclo de clock a cada transição de subida do sinal de entrada, garantindo que a FSM2 seja habilitada exatamente uma vez por garrafa processada.

A implementação do módulo é baseada no armazenamento do valor anterior do sinal de entrada em um registrador síncrono e na comparação desse valor com o nível atual do sinal. O pulso de saída é gerado somente quando é detectada uma transição do nível lógico baixo para o nível lógico alto.

O módulo opera com o mesmo clock reduzido utilizado pelas Máquinas de Estados Finitos e possui reset assíncrono ativo em nível lógico baixo, assegurando inicialização adequada do sistema.

4.4 Módulo de Gerenciamento de Rolhas

O módulo de gerenciamento de rolhas foi desenvolvido com o objetivo de controlar a disponibilidade de rolhas ao longo do processo produtivo, garantindo que a etapa de vedação só ocorra quando houver quantidade suficiente no dispensador. Esse módulo também é responsável por gerar sinais de alarme quando não há rolhas disponíveis, interrompendo corretamente o funcionamento do sistema.

O gerenciamento é realizado considerando dois níveis de armazenamento: o *magazine*, que representa o reservatório principal de rolhas, e o *dispenser*, que alimenta diretamente o processo de vedação. Essa separação permite simular de forma mais realista o fluxo de suprimento de rolhas em uma linha de produção.

4.4.1 Funcionamento do Controle de Rolhas

Durante o funcionamento normal do sistema, cada ciclo de vedação aprovado gera um pulso de decremento (*dec_rolha*), responsável por reduzir a quantidade de rolhas disponíveis no magazine. Quando o magazine atinge um limite mínimo pré-definido, o sistema verifica se o dispenser possui pelo menos quinze rolhas disponíveis.

Caso essa condição seja satisfeita, ocorre a reposição automática do magazine, reduzindo a contagem do dispenser e restaurando o valor do magazine para sua capacidade máxima. Esse mecanismo simula o reabastecimento do alimentador a partir do

estoque intermediário.

Além da reposição automática, o módulo também permite a reposição manual de rolhas no dispenser, por meio de uma chave na placa, bem como a reposição automática em blocos de quinze rolhas, acionada por um sinal externo.

4.4.2 Sinalização de Alarme e Integração com o Sistema

Quando a quantidade de rolhas no dispenser atinge zero, o módulo ativa o sinal de alarme de falta de rolhas. Esse sinal é utilizado pelas Máquinas de Estados Finitos para interromper o processo produtivo, evitando que o sistema opere em condições inadequadas.

O sinal de alarme gerado pelo módulo de gerenciamento de rolhas é conectado diretamente às FSMs, garantindo que a linha de produção seja pausada de forma segura até que a reposição de rolhas seja realizada.

Esse módulo opera de forma síncrona, utilizando o mesmo clock reduzido empregado nos demais subsistemas, e possui reset assíncrono ativo em nível lógico baixo, assegurando a inicialização correta das contagens ao ligar ou reiniciar o sistema.

4.5 Módulo Divisor de Frequência

O divisor de frequência foi implementado com o objetivo de gerar um sinal de clock mais lento, utilizado pelos módulos de controle do sistema. A redução da frequência facilita o acompanhamento do funcionamento das Máquinas de Estados Finitos durante a simulação e os testes em hardware.

A implementação foi realizada por meio de uma cadeia de 20 flip-flops do tipo T conectados em cascata, na qual cada estágio divide a frequência do sinal de entrada por dois. Dessa forma, a frequência de saída do divisor pode ser expressa pela relação:

$$f_{out} = \frac{f_{clk}}{2^k}$$

em que k representa o número de flip-flops utilizados até o ponto de extração do sinal. No projeto, o sinal de saída foi obtido a partir de um estágio intermediário da cadeia, resultando em um clock reduzido, denominado *clk _{fsm}*, adequado ao funcionamento das Máquinas de Estados Finitos, contadores e demais módulos sequenciais.

O módulo opera com reset assíncrono ativo em nível lógico baixo, garantindo a inicialização correta de todos os flip-flops da cadeia e assegurando comportamento determinístico do clock dividido desde o início da operação.

4.6 Módulos de Contagem de Garrafas e Dúzias

O sistema desenvolvido utiliza dois módulos distintos de contagem para representar a produção realizada ao longo do processo: um contador de garrafas individuais e um contador de dúzias completas. Essa separação permite organizar a contagem de forma hierárquica e facilita a visualização da produção no display de sete segmentos.

4.6.1 Contador de Garrafas

O contador de garrafas é responsável por contabilizar cada garrafa aprovada no processo de vedação. Esse módulo recebe pulsos provenientes da FSM2, gerados exclusivamente quando o controle de qualidade indica aprovação da garrafa.

14

A contagem é realizada de forma síncrona, incrementando o valor armazenado a cada pulso recebido. Quando o contador atinge o valor correspondente a doze garrafas, o módulo é reiniciado e gera um pulso de saída, indicando a conclusão de uma dúzia completa.

Esse pulso é utilizado como sinal de incremento para o contador de dúzias, garantindo a correta sincronização entre os dois níveis de contagem.

4.6.2 Contador de Dúzias

O contador de dúzias recebe pulsos gerados pelo contador de garrafas sempre que uma dúzia completa é formada. Esse módulo armazena a quantidade de dúzias produzidas, realizando a contagem de forma incremental e síncrona.

No projeto, o contador foi configurado para operar dentro de um intervalo limitado, reiniciando sua contagem ao atingir o valor máximo configurado.

4.6.3 Integração com os Displays

Os valores gerados pelos contadores são convertidos para o formato adequado aos displays de sete segmentos por meio de módulos auxiliares de conversão binário-BCD e decodificação BCD-7 segmentos. Dessa forma, tanto o número de garrafas processadas quanto o total de dúzias produzidas podem ser acompanhados visualmente durante a operação do sistema.

Ambos os contadores operam com o mesmo clock reduzido utilizado pelas Máquinas de Estados Finitos e possuem reset assíncrono ativo em nível lógico baixo, garantindo inicialização adequada e comportamento previsível desde o início da operação.

5 Resultados e Testes

Após a implementação dos módulos e a integração do sistema completo, foram realizados testes com o objetivo de verificar o correto funcionamento da linha de produção automatizada, bem como a interação entre as Máquinas de Estados Finitos, contadores e módulos auxiliares.

Os testes foram conduzidos tanto em ambiente de simulação quanto em hardware, utilizando a placa FPGA DE10-Lite, permitindo validar o comportamento do sistema em condições próximas às reais de operação.

5.1 Testes Funcionais das Máquinas de Estados Finitos

Inicialmente, foram realizados testes individuais nas Máquinas de Estados Finitos FSM1 e FSM2, verificando-se as transições de estado e a ativação correta das saídas em função das entradas aplicadas.

Na FSM1, observou-se o correto acionamento da esteira e da válvula de enchimento conforme a presença da garrafa e o estado do processo. A geração do sinal *FSM1_DONE* ocorreu exclusivamente ao término do enchimento, conforme especificado, permitindo a sincronização adequada com a FSM2.

A FSM2 apresentou comportamento consistente durante os testes, acionando o mecanismo de vedação, realizando o controle de qualidade e gerando corretamente os sinais de rejeição e

15

incremento de produção. As transições entre os estados ocorreram conforme o esperado, inclusive em situações de alarme.

5.2 Verificação da Sincronização entre FSMs

A comunicação entre a FSM1 e a FSM2 foi validada por meio do uso do módulo de conversão de nível para pulso. Durante os testes, verificou-se que cada sinal de conclusão do enchimento resultou em exatamente uma ativação da FSM2, eliminando múltiplas execuções indevidas para uma mesma garrafa.

Esse comportamento confirmou a eficácia do módulo *pulso_1clk* na sincronização entre as etapas da linha de produção.

5.3 Testes do Gerenciamento de Rolhas

O módulo de gerenciamento de rolhas foi testado em diferentes cenários, incluindo decremento normal durante a vedação, reposição automática do magazine a partir do dispenser e reposições manuais.

Durante os testes, o sistema respondeu corretamente à falta de rolhas, acionando o sinal de alarme e interrompendo o funcionamento das Máquinas de Estados Finitos. Após a reposição, o sistema retornou ao funcionamento normal, comprovando a correta integração do módulo com o restante do sistema.

5.4 Testes dos Contadores e Displays

Os contadores de garrafas e de dúzias foram verificados por meio da observação dos valores exibidos nos displays de sete segmentos. A contagem de garrafas foi incrementada corretamente a cada aprovação no controle de qualidade, e a geração do pulso de dúzia ocorreu ao completar doze unidades.

O contador de dúzias respondeu adequadamente aos pulsos recebidos, apresentando o valor correspondente no display, o que permitiu acompanhar visualmente a produção durante a execução do sistema.

5.5 Testes em Hardware

Os testes finais foram realizados na placa FPGA DE10-Lite, utilizando botões, chaves e sensores simulados para representar as entradas do sistema. O uso do divisor de frequência permitiu observar claramente as transições de estado e o acionamento dos atuadores, facilitando a validação do funcionamento global.

De forma geral, os resultados obtidos confirmaram que o sistema implementado atende aos requisitos propostos, operando de maneira estável e coerente com o comportamento esperado para uma linha de produção automatizada.

16

6 Conclusão

Neste trabalho, foi desenvolvido e implementado um sistema digital síncrono baseado em Máquinas de Estados Finitos para o controle de uma linha de produção automatizada de garrafas. O projeto contemplou as etapas de enchimento, vedação, controle de qualidade e contagem da produção, integrando diferentes módulos de forma organizada e coerente.

A utilização de duas Máquinas de Estados Finitos permitiu dividir o controle do processo em etapas bem definidas, facilitando o desenvolvimento, a depuração e a compreensão do funcionamento do sistema. A comunicação entre as FSMs, realizada por meio de um módulo de conversão de nível para pulso, garantiu a sincronização correta entre as etapas da linha de produção.

Além das FSMs, o sistema incorporou módulos auxiliares, como gerenciamento de rolhas, contadores de garrafas e de dúzias, divisor de frequência e circuitos de exibição em displays de sete segmentos. Esses módulos contribuíram para tornar o projeto mais completo e próximo de uma aplicação industrial real.

Os testes funcionais realizados em hardware demonstraram que o sistema atende aos requisitos propostos, apresentando comportamento estável e consistente. As saídas de controle, os mecanismos de alarme e a contagem de produção operaram conforme o esperado, validando a arquitetura adotada e a implementação na linguagem Verilog.

Referências

IDOETA, I. V.; CAPUANO, F. G. *Elementos de Eletrônica Digital*. 40. ed. São Paulo: Érica, 2012.

Terasic Technologies. *DE10-Lite User Manual*. [S.l.], 2016. Disponível online.

TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. *Sistemas Digitais: Princípios e Aplicações*. 11. ed. São Paulo: Pearson, 2011.

